布尔代数化简与 Quine–McCluskey 算法
在数字逻辑设计中，将复杂的布尔表达式化简为最简形式是优化电路结构、减少逻辑门数量的核心步骤。手动化简通常依赖代数恒等式或卡诺图（K-map），但这些方法在变量较多时容易出错且难以系统化。
本工具采用的 Quine–McCluskey（精确最小覆盖）算法是一种系统化的表格化简方法。与卡诺图相比，它能够精确处理更多变量，并通过以下步骤保证获得绝对最简形式：
- 寻找质蕴涵项：算法首先将布尔表达式展开为最小项，并根据二进制表示中“1”的个数进行分组。通过系统性地合并相邻的 1 行（即仅有一位不同的最小项），逐步消除变量，直到无法继续合并为止。这些无法再合并的项即为质蕴涵项。
- 确定本质素蕴涵项：在所有质蕴涵项中，如果某个最小项只能被一个特定的质蕴涵项覆盖，那么该质蕴涵项就是本质素蕴涵项，它必须包含在最终的最简表达式中。
- 覆盖剩余最小项：利用质蕴涵项表，选择数量最少、文字最简的剩余质蕴涵项，以覆盖所有未被本质素蕴涵项覆盖的最小项，从而得到精确的最小覆盖。
SOP 与 POS 形式在电路设计中的应用
布尔表达式有两种标准的最简表示形式，它们在物理电路实现中对应不同的逻辑门架构：
- 最简积之和 (SOP)：由多个“与项”（乘积项）进行“或”运算组成。在硬件中，这直接对应“与-或”（AND-OR）两级门电路。
- 最简和之积 (POS)：由多个“或项”（和项）进行“与”运算组成。在硬件中，这对应“或-与”（OR-AND）两级门电路。
在实际的数字集成电路设计中，选择 SOP 还是 POS 取决于哪种形式所需的逻辑门和输入端（文字数量）更少。例如，当真值表中输出为 0 的行数远少于输出为 1 的行数时，通过对 0 行进行合并推导出的 POS 形式往往比 SOP 形式更具效率。本工具会同时计算并输出这两种形式，方便设计人员进行对比评估。
多元布尔代数表示法
由于布尔代数广泛应用于数学、电子工程和计算机科学，不同领域形成了不同的符号书写习惯。本化简器支持自由混合使用以下多种表示法：
| 运算类型 | 符号与书写习惯 | 示例 |
|---|---|---|
| 与 (AND) | 隐式紧邻、乘号、逻辑与、英文单词 | AB、A·B、A*B、A AND B、A && B |
| 或 (OR) | 加号、逻辑或、双竖线、英文单词 | A + B、A OR B、`A |
| 非 (NOT) | 单引号、前置感叹号、逻辑非、英文单词 | A'、!A、NOT A、¬A |
| 异或 (XOR) | 脱字符、异或符号、英文单词 | A ^ B、A ⊕ B、A XOR B |
| 与非 (NAND) | 英文单词、与非符号 | A NAND B、⊼ |
| 或非 (NOR) | 英文单词、或非符号 | A NOR B、⊽ |
在输入表达式时，多字母连写（如 ABC）会被自动识别为 A AND B AND C。此外，系统支持直接使用常量 0 和 1 进行运算。
输入限制与本地处理说明
为了确保计算的高效性与直观的真值表呈现，本工具设有以下运行限制：
- 变量限制：最多支持 6 个不同的变量。因为 6 个变量会产生 2⁶ = 64 行的真值表，这已达到人工阅读和核对的极限。
- 长度限制：输入的布尔表达式最大长度为 2,000 个字符。
本工具的整个化简与计算过程完全在用户的浏览器中本地执行，数据绝不会上传到任何外部服务器，确保了处理过程的私密性。
常见问题
为什么最多只支持 6 个变量？
六个变量已经会产生一个 64 行的真值表，这几乎是手动阅读和核对的极限。超出这个范围，化简在理论上仍然有效，但本页面所围绕的推导过程和表格将不再适合作为直观的凭证。对于更宽的函数，输出文件的逻辑设计软件是更好的选择。
最简形式是如何找到的？
该工具会构建完整的真值表，将相邻的 1 行合并为质蕴涵项（Quine–McCluskey 方法），保留基本质蕴涵项，并用精确最小覆盖来覆盖任何剩余的行。对于积之和（SOP）形式，其结果保证是最简的（并非启发式算法）；对 0 行执行相同的步骤则会产生和之积（POS）。
能识别哪些表达式书写方式？
支持所有常见的书写习惯，并可自由混合：工程风格（AB + A'C，带有隐式 AND 和表示 NOT 的单引号）、编程风格（A &&!B || C，A ^ B）、逻辑符号（¬ ∧ ∨ ⊕ ⊼ ⊽）以及英文单词（A AND B OR NOT C，NAND，NOR）。像 ABC 这样的多字母连写表示 A AND B AND C，而单词 AND、OR、NOT、XOR、NAND、NOR 始终被读取为运算符。
SOP 和 POS 结果之间有什么区别？
两者描述的是同一个函数。积之和（SOP）将多个“AND项”进行“OR”运算，例如 AB' + BC，直接对应“AND–OR”电路；和之积（POS）将多个“OR项”进行“AND”运算，例如 (A + B)(B' + C)，对应“OR–AND”电路。根据函数的不同，其中一种形式可能比另一种需要更少的逻辑门，因此该工具始终同时显示这两种形式。